

1. طراحی Half Adder

در این بخش مدار Half Adder با دو ورودی A و B و دو خروجی SUM و CARRY طراحی شد. منطق این مدار بر اساس عملیات XOR برای بیت SUM و AND برای بیت CARRY پیاده‌سازی گردید. این فایل پایه‌ای برای Full Adder در مراحل بعد است.

2. طراحی Full Adder با استفاده از Component

برای ساخت Full Adder از دو Half Adder به روش ساختاری (Structural Modeling) استفاده شد. ابتدا حاصل جمع اولیه ($A \oplus B$) تولید شد و سپس با C_{in} جمع گردید. دو سیگنال حمل داخلی $C1$ و $C2$ تولید شده و خروجی Cout با عمل OR حاصل شد. این روش ساختار واقعی یک تمام‌جمع‌کن را نشان می‌دهد و کاربرد استفاده از کامپوننت در VHDL را مشخص می‌سازد.

3. پیاده‌سازی ماژول Top و اتصال به سخت‌افزار

در فایل top_fa، سه کلید ورودی $K1$ ، $K2$ و $K3$ به عنوان ورودی‌های A، B و C_{in} به Full Adder متصل شدند و خروجی SUM و Cout به LEDهای LED1 و LED2 وصل گردیدند. یک فایل UCF مطابق با پین‌های برد Spartan-3 نوشته شد تا ورودی و خروجی‌ها به محل صحیح متصل شوند.

4. شبیه‌سازی Full Adder

برای اطمینان از عملکرد صحیح مدار، یک Testbench نوشته شد که در آن تمامی ۸ حالت ممکن برای ورودی‌های A، B و C_{in} تست شدند. نتایج شبیه‌سازی در ISim مطابق جدول حقیقت Full Adder بوده و صحت عملکرد مدار تأیید شد.

5. طراحی جمع‌کننده 4 بیتی (Ripple Carry Adder)

در بخش دوم تمرین، چهار Full Adder به صورت زنجیره‌ای قرار گرفته و Carry خروجی هر مرحله به ورودی مرحله بعد داده شد. این یک پیاده‌سازی استاندارد برای جمع‌کننده ۴ بیتی است و نتایج SUM و Cout نهایی به عنوان خروجی مدار در نظر گرفته شدند. این ساختار نیز در یک Testbench جداگانه شبیه‌سازی و بررسی شد.